规格参数
| 支持工艺节点 | 180nm-12nm（含FinFET） |
|---|---|
| DRC检查精度 | 纳米级（具体视工艺厂规则） |
| 规则检查维度 | 金属层/通孔/晶体管/寄生参数等 |
| 并发任务数 | 支持32线程并行检查（可扩展） |
| 报告生成时效 | 100MB GDS文件4小时内出初报 |
| 数据安全 | 通过ISO 27001信息安全管理体系**（具体标准以协议为准） |
产品详情
思立特尔SL-DRC-001是专为集成电路设计企业打造的DRC（设计规则检查）解决方案，基于团队在130nm至12nm全工艺节点的流片经验开发，可高效识别物理验证中的设计隐患，帮助客户缩短设计周期、降低流片试错成本。适用于芯片设计公司、系统厂商及科研院所的后端设计验证环节，尤其适合复杂SoC、MCU、物联网芯片等项目的流片前检查需求。
项目背景与需求分析
2022年，国内某知名物联网芯片厂商计划开发一款基于SMIC 55nm工艺的无线通信SoC芯片，项目团队面临三大核心挑战：一是首次采用多层金属架构设计，DRC规则复杂度提升40%；二是客户原有检查工具无法兼容先进工艺的异构IP集成；三是流片时间窗口紧张，要求6周内完成后端设计验证。客户急需既能精准识别物理设计缺陷，又能快速适配工艺厂新规的专业DRC服务。
解决方案与实施过程
思立特尔组建专项技术小组，由拥有21年后端经验的技术专家带队，通过三大举措破解难题：
- 工艺适配：基于公司积累的SMIC 55nm工艺包，快速导入客户设计数据，建立包含387条DRC规则的检查矩阵，覆盖金属层密度、线宽间距、通孔堆叠等核心参数
- 工具优化：采用主流的物理验证EDA工具链，开发自动化脚本实现重复规则的批量检查，将单模块检查效率提升3倍
- 协同验证：与中芯国际DFME团队建立联合通道，对争议性规则（如FinFET区域特殊布线限制）进行实时确认，减少规则理解偏差
项目执行期间，团队通过JIRA系统实时同步127个问题点的发现与修复进度，使用SVN管理16个版本的设计文件，最终在5周内完成从GDSII导入到DRC Signoff的全流程验证。
应用成效与客户价值
该项目实现两大核心突破：一是DRC问题修复率达****，一次性通过中芯国际工艺平台验证，较传统模式节省2周调试时间；二是提前发现3处可能导致流片失败的隐蔽缺陷（包括电源网络空洞与应力敏感区域冲突），避免潜在千万级流片损失。客户技术总监评价：“思立特尔的DRC服务不仅解决了工具适配难题，其积累的工艺厂沟通经验更帮助我们少走了很多弯路。”
产品能力与服务水平
SL-DRC服务的技术支撑体系源自公司多年流片实践，具有三大差异化优势：
- 规则库覆盖：基于30+成功流片项目经验，建立了覆盖180nm至12nm工艺的DRC规则数据库，包含台积电、中芯国际等主流FAB的特殊规则条目
- 响应速度：常规DRC问题48小时内出具分析报告，紧急问题支持7×24小时响应，通过VPN远程接入客户环境实时协作
- 延伸服务：除基础检查外，提供DRC规则解读、代工厂商沟通、设计规则优化建议等增值服务，帮助客户建立自主检查能力
应用场景
该服务广泛适用于集成电路研发各阶段：
- 复杂SoC项目：支持5G基站芯片等含高速Serdes、多DSP模块的物理验证，可处理千万级晶体管规模的DRC检查
- MCU芯片开发：针对eFlash、低功耗设计等特殊要求，提供定制化规则检查方案
- 模拟/数模混合芯片：适配PMU、ADC等模拟模块的特殊布线规则验证
服务/交付
采用“需求评估-规则适配-批量检查-问题闭环”四阶段服务流程：项目启动前完成设计文件与工艺厂规则的匹配度分析；执行期每周出具进度报告，关键节点安排双向确认；交付后提供3个月免费技术支持，协助解决流片过程中的规则争议。所有设计数据在加密服务器处理，支持客户现场驻场工作模式。
规格参数
- 支持工艺节点:180nm-12nm（含FinFET）
- DRC检查精度:纳米级（具体视工艺厂规则）
- 规则检查维度:金属层/通孔/晶体管/寄生参数等
- 并发任务数:支持32线程并行检查（可扩展）
- 报告生成时效:100MB GDS文件4小时内出初报
- 数据安全:通过ISO 27001信息安全管理体系**（具体标准以协议为准）
咨询热线：思立特尔 18013140983 地址：苏州市高新区宝带西路1566号新锐科创中心2号楼903号 （注：产品参数可能因工艺演进优化，具体技术细节请以沟通确认方案为准）