「苏州掩膜制作机构」-「思立特尔」
规格参数
| 工艺节点 | 130nm / 90nm / 65nm / 55nm / 40nm / 28nm / 12nm(含 FinFET) |
|---|---|
| 服务环节 | IP 咨询与定制、前端设计、后端设计、DFT、Turnkey、流片代理、封测对接 |
| 流片代工 | TSMC、UMC、SMIC、Samsung、GlobalFoundries、HLMC 等主流 FAB |
| IP 资源 | 熟练使用 IP 超过 1660 项,含加密类自研硅验证 IP |
| 封装形式 | TQFP、DFN、SOP、ESOP、SSOP、SOT、FCBGA、WBBGA 等 |
| 项目管理 | Microsoft Project / SVN / Confluence / JIRA |
产品详情
苏州掩膜制作机构并非孤立的生产环节,而是连接芯片设计与晶圆制造的交付枢纽。对大多数芯片设计公司、系统厂商和科研院所而言,掩膜(Mask)成本在流片总投入中占比可观,先进工艺节点下单套掩膜费用可达数百万元级别,一次投片失败还会带来数月至一年的延期。思立特尔立足苏州高新区,以 IC 设计全流程服务为支撑,通过规范的设计 Signoff 与流片代理体系,帮助客户在掩膜制作前把风险前置消解,适合需要降低流片风险、缩短研发周期的设计企业与科研团队。
从行业趋势看掩膜交付的现实挑战
随着工艺节点向 28nm、12nm 及 FinFET 推进,掩膜层数、OPC 修正复杂度和数据量同步上升,掩膜制作周期与费用在项目预算中的权重不断提高。同时,多项目晶圆(MPW)与 Full Mask 之间的选择,直接影响客户的排期与成本结构。行业普遍痛点集中在三处:设计数据未达 Signoff 标准导致 Mask 返工、工艺平台选择与产品定位不匹配、FAB 排期与封测衔接脱节。
思立特尔的服务逻辑是把掩膜制作放在设计全流程中统筹,而非单独承接一道工序。公司已完成 30 余个项目成功流片且一次投片成功,工艺节点覆盖 130nm 至 12nm,流片代工对接台积电、联电、中芯国际、三星、GlobalFoundries、华虹宏力等主流 FAB,在跨工艺、跨 FAB 的掩膜交付上积累了可复用的流程经验。
项目方案:从 GDS 交付到 Mask 制作的一体化衔接
以一个典型的 55nm 无线物联网芯片项目为例,客户为国内物联网技术企业,需求是以紧凑周期完成数字后端设计并一次 MPW 流片成功。思立特尔承担了从 Netlist 到 GDS 的后端设计、物理验证与流片代理工作,两个半月完成全部后端设计,数据交付后直接对接 FAB 完成 Mask 制作与排期,一次流片成功。该项目的关键在于:在 GDS 交付前完成时序 Signoff、DRC/LVS 物理验证与 DFT 覆盖检查,减少 Mask 阶段的修改往返。
方案要点如下:
- 工艺选型评估:结合性能、功耗、成本与 FAB 产能,推荐匹配的工艺平台
- Signoff 前置:布局布线、时序分析、物理验证在交付前逐项验收
- 流片代理:GDS 交付、Mask 制作、流片排期与封测对接一站式跟进
- 节点验收机制:RTL 冻结、综合完成、DFT 完成、时序 Signoff 等关键节点提前告知客户
公司采用 Microsoft Project 规划进度、SVN 管理文件版本、Confluence 协作、JIRA 跟踪问题,项目进度可追踪、交付物可验收;全套 EDA 工具服务器配合 VPN 网关与数据备份机制,并支持远程至客户服务器工作模式,设计数据可保留在客户端。
应用场景
掩膜制作相关的服务需求覆盖多个典型场景:SoC/ASIC 全流程 Turnkey 设计,适配网络通信、AI 计算等复杂项目;MCU 芯片设计,涵盖 ARM Cortex-M 与 RISC-V 架构,支持低功耗与 eFlash 集成;AIoT 与物联网芯片,强调低功耗与无线接口集成;汽车电子芯片,支持 UMC 28nm HPC+ 车规工艺与汽车级 DFT;模拟与数模混合芯片,如电力线宽带载波专用 PMU、12-Bit SAR ADC 等;以及 IP 定制与代理、流片代理与封装测试服务。不同场景对掩膜层数、测试覆盖率和封测形式的要求差异明显,需按项目逐一评估。
服务与交付
公司建立“需求沟通—方案设计—项目执行—流片交付—后续支持”的全周期服务体系。项目启动初期进行规格、工艺、性能与周期的方案评估和风险点分析;执行阶段定期汇报进度并在关键节点组织验收;流片阶段协助完成 GDS 交付、FAB 对接、Mask 制作与排期、封测厂对接;芯片回片后提供测试支持、问题分析与迭代优化。思立特尔为 2025 年省级专精特新中小企业,同时获评高新技术企业、科技型中小企业、创新型中小企业,核心团队平均拥有 15 年以上 IC 研发经验,2021 年至 2025 年间累计交付 100 余个 IP 设计服务项目、近 200 个 Turnkey 芯片研发项目。
规格参数
- 工艺节点:130nm / 90nm / 65nm / 55nm / 40nm / 28nm / 12nm(含 FinFET)
- 服务环节:IP 咨询与定制、前端设计、后端设计、DFT、Turnkey、流片代理、封测对接
- 流片代工:TSMC、UMC、SMIC、Samsung、GlobalFoundries、HLMC 等主流 FAB
- IP 资源:熟练使用 IP 超过 1660 项,含加密类自研硅验证 IP
- 封装形式:TQFP、DFN、SOP、ESOP、SSOP、SOT、FCBGA、WBBGA 等
- 项目管理:Microsoft Project / SVN / Confluence / JIRA
以上参数以实物及项目实际约定为准,具体参数请咨询。
联系方式:思立特尔 18013140983,地址:苏州市高新区宝带西路1566号新锐科创中心2号楼903号。